# 特開平9-8205

(43)公開日 平成9年(1997)1月10日

(\$1) Int. CI. *	36 DJ -7				
HOIL 23/50	政別記号	庁内芝理番号	FI	-	14 %
HOIC 13/30			HOIL 21/50	- 3	技術表示國所
23/12			• • • •	Å	
63/12			23/12	ί.	

零監練中 未請求 請求項の数7 FD (全15頁)

(21)出顯番号

**特**歷平7-170490

(27)出題日

平成7年(1995)6月14日

(71)出版人 000002897

大日本印刷院式会社

東京都新宿区市谷加賀町一丁目1号1号

(12) 発明者 山田 淳一

東京都新宿区市谷加賀町一丁目1号1号

大日本印刷株式会社内

(72) 発明者 佐々木 賢

東京都新宿区市谷加賀町一丁目1 至1号


内括金方规保印本日大

(74)代理人 井理士 小西 淳美

#### (54) 【発明の名称】樹脂對止型半導体装置

#### (57) 【契約]

(修正育)



#### 【特許請求の範囲】

【請求項】】 2 段エッチング加工によりインナーリー ドの厚さがリードフレーム業材の厚さよりも篠内に外形 加工されたリードフレームを用いた半導体装度であっ て、前記リードフレームは、リードフレーム素材よりも 神肉のインナーリードと、該インナーリードに一体的に 邀結したリードフレーム素材と何じ厚さの外部回路と技 疑するための世状の環子性とを有し、負つ、魔子性はイ ンナーリードの外部側においてインナーリードに対して 厚み方向に直交して設けられており、猶予住の先端面に 10 半田等からなる端子部を設け、端子部を封止用樹根部か ら背出させ、媒子住の外部側の側面を封止用樹脂部から 寒出させており、インナーリードは、断面形状が略方形 …… ・・ で第1面、第2面、第3面、第4面の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚さの他の 部分の一方の面と同一平面上にあって第2面に向き合っ ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とする樹脂 对止型半導体装置。

【雑求項2】 2段エッチング加工によりインナーリー 10 半減体電子1520を搭載するダイバッド561511や ドの厚さがリードフレーム素材の厚さ上りも薄肉に外形 加工されたリードフレームを用いた半導体装置であっ て、前記リードフレームは、リードフレーム素材よりも **尋肉のインナーリードと、抜インナーリードに一体的に** 連結したリードフレーム素材と同じ厚さの外部回路と接 焼するための柱状の端子柱とを有し、且つ、端子柱はイ ンナーリードの外部側においてインナーリードに対して 母み方向に直交して設けられており、韓子桧の先第の一 部を封止用樹稈部から賃出させて端子部とし、漢子怯の 外部側の側面を封止用樹脂部からは出させており、イン 30 ナーリードは、斯面形状が略方形で第1面、第2面、第 3面、第4面の4面を有しており、かつ第1面はリード フレーム素材と同じ厚さの他の部分の一方の面と同一平 面上にあって第2面に向き合っており、第3面、第4面 はインナーリードの内側に向かって凹んだ形状に形成さ れていることを特敵とする樹脂封止型半導体装置。

(請求項3) 請求項1ないし2において、半導体素子 はインナーリード間に収まり、 荻半導体素子の弯極部は ワイヤにてインナーリードと意気的に結構されているこ とを特徴とする機能封止型半導体装置。

【請求項4】 請求項3において、リードフレームはダ イパッドを有しており、半導体素子はダイパッド上に符 載され、固定されていることを特徴とする闔腹対止型半 導体装置,

【森求項5】 「森求項3において、リードフレームはダ イパッドを持たないもので、半導体景子はインナーリー ドとともに補後因定用テーブにより固定されていること を特徴とする樹脂封止型半導体装置。

【諸求項6】 諸求項しないし2において、半萬体業子 は半導体素子の電極部側の面をインナーリードの第2面 Sol

に結果性後度材により固定されており、荻半海体素子の 電極部はワイヤによりインナーリードの第1面と電気的 に結構されていることを特徴とする関掲封止型半導体を Œ.

"【 | は求項 7 】 | は求項 1 ないし 2 において、学界体業子 はパンプによりインナーリードの第2面に固定されて電 気的にインナーリードと接続していることを特徴とする 岗沿对止型半路体装置,

【発明の詳細な説明】

(00011

【蹇葉上の利用分野】本発射は、半導体装置の多端子化 に対応でき、且つ、アウターリードの位置ズレ (スキュ ー) やアウターリードの平坦性・(コブラナリティー)・の 簡素に対応できる。 リードフレームを用いた歯腹針止型 半導体装置に関する。

[0002]

【従来の技術】従来より用いられている樹脂封止型の半 導体装賃(ブラスチックリードフレームパッケージ)

- は、一般に図15 (a) に示されるような構造であり、 周囲の回路との意気的接続を行うためのアウターリード 部1513.アウターリード部1513に一体となった インナーリード部1512、眩インナーリード部151 2の先端部と半導体系子し520の電極パッド1521 とを考気的に後期するためのワイヤ1530、半導体素 子1520を封止して外界からの応力、汚染から守る器 旅し540年からなっており、半導体素テ1520をリ ードフレームのダイバッド1511部等に搭載した後 に、異額1540により対止してパッケージとしたもの。
- で、半導体原子1520の電極パッド1521に対応で きる 放のインナーリード 1512を必要とするものであ る。そして、このような樹龍針止型の半導体装置の組立 無はとして用いられる(単層) リードフレームは、一般 には図[5 (b) に示すような構造のもので…半導体素 -子を搭載するためのダイパッドしちょ1と、ダイパッド 1511の周囲に設けられた半導体素子と結束するため。 に連続して外部回路との結果を行うためのエウターリー
- し4.リードフレーム1510全体を支持するフレーム (た)\_邱1515年を深えており、通常、コパール、4 2 合金(42%ニッケルー統合金)、 和系合金のような 耳葉性に優れた主角を用い、プレス法もしくはエッチン グににより形成されていた。尚、図15(b)(ロ) は、図 1 5 (b) (イ) に示すリードフレーム平面図の F1-F2における新面図である。

(0003)このようなリードフレームを利用した常紹 対止型の半導体装徴(プラスチックリードフレームバッ ケージ)においても、電子無器の軽薄短小化の特流と半 再位素子の高集隊化に伴い、小型薄型化かつ電抵減テの

· .

増大化が顕著で、その結果、樹脂封止型半導体装置、特 にQFP-(Quad Flat Package)及び TQFP (Thin Quad Flat Packa 8e)等では、リードの多ピン化が寄しくなってきた。 上記の半導体装置に用いられるリードフレームは、敵忌 なものはフオトリソグラフイー技術を用いたエッチング **ル工方性により作型され、微細でないものはブレスによ る加工方法による作製されるのが一般的であったが、こ** のような半導体装備の多ピン化に伴い、リードフレーム においても。インナーリード部先端の微糊化が進み、当 10 初は、微細なものに対しては、プレスによる打ち抜き加 上によらず。リードフレーム部材の板厚が0、 2 5 mm 程度のものを用い、エッチング加工で対応してきた。こ のエッチング加工方法の工程について以下、図14に基 づいて簡単に述べておく。先ず、舞合会もしくは42% ニッケルー鉄合金からなる厚さ0. 25mm程度の幕板 (リードフレーム素材1410)を十分続降(図14 (a)) した後、重クロム酸カリウムを⑤光剤とした水 俗性カゼインレジスト等のフオトレジスト14cぃ モ& 洋板の両表面に均一に塗布する。 ((図14(b)) 次いで、所定のパターンが形成されたマスクを介して高 圧水紐灯でレジスト邸を奪光した後、所定の現像液で数 感光性レジストを現像して(図14(c))。 レジスト ーパターシ1:4:3:0 を形成し、破膜処理… 赤浄処理等を必…… 要に応じて行い、塩化第二鉄水降液を主たる成分とする エッチング液にて、スプレイにて抜薄板(リードフレー ム森材1410)に吹き付け所定の寸法形状にエッチン 次いで、レジスト額を剥纂処理し(図14(e))、洗 冷後、所宝のリードフレームを得て、エッテング加工工 30 程を終了する。このように、エッチング加工等によって 作裂されたリードフレームは、更に、所定のエリアに急 メッキ等が施される。次いで、洗浄、乾燥等の処理を経 て、インナーリード部を固定用の接着解付きポリイミド テープにてテービング処理したり。必要に応じて所定の。 景タブ吊りパーを曲げ加工し、ダイパッド節をダウンセ ットする処理を行う。しかし、エッチング加工方法にお いては、エッチング液による腐熟は緩加工板の伝ニンパー の他に返韓(面)方向にも進むため、その茂細化加工に も現皮があるのが一般的で、図14に示すように、リー ドフレーム素材の両面からエッチングするため、ライン アンドスペース形状の場合。ライン間隔の加工機技能 デーデン は、返席の50~100%程度と言われている。又、リ ードフレームの後工程等のアウターリードの強度を考え た場合、一般的には、その版源は約0、125mm以上 必要とされている。この為、図14に示すようなエッチ ング加工方法の場合、リードフレームの坂厚を0.15  $mm\sim0$  125 mm程度まで薄くすることにより、ワイヤポンデイングのための必要な平坦福70~80μm

リード部元朔のエッチングによる加工を達成してきたが、これが現**皮**とされていた。

【0004】しかしながら、近年、閏稲封止型半年体装 徴は、小バッケージでは、奇極端子であるインナーリー ドのピッチが0.165mmピッチを経て、 旣に0.1 5~0. 13mmピッチまでの狭ピッチ化袋求がでてき た事と、エッテング加工において、リード部材の嵌厚を 薄くした場合には、アセンブリエ程や実装工程といった\*\* 後工程におけるアウターリードの強度履保が貸しいとい う点から、単にリード部材の板厚を薄くしてエッチング 知工を行う方法にも限界が出てきた。 【0005】これに対応する方法として、アウターリー ドの強度を確保したまま敵細化を行う方性で、インナー リード部分をハーフエッテングもしくはプレスにより薄 くしてエッチング加工を行う方法が提案されている.し かし、プレスにより高くしてエッテング加工をおこなう 場合には、後工程においての秩序が不足する(例えば、 めっきエリアの平々性)「ポンディング、モールディン グ時のクランプに必要なインナーリードの平坦性、 寸法 秩度が確保されない、製版を2度行なわなければならな い年製造工程が複雑になる、毎問題点が多くある。そし て、インナーリード部分をハーフエッテングにより薄く

(0006]

現状である.

(発明が解決じようとする課題) 一方、半導体装置の多端子化に伴いインナーリードピッテが挟くなる為、半導体装置を実装する際に、アウターリードの位置ズレ (スキュー) や平坦性 (コプラナリティー) の良し悪しが大きな問題となってきた。本発明は、このような状況のもと、多端子化に対応でき、且つ、アウターリードの位置ズレ (スキュー) や平坦性 (コプラナリティー) の問題にも対応できる半導体装置の提供をしようとするものである。

してエッチング加工を行う方法の場合にも、製版を2度

題があり、いずれも実用化には、未だ至っていないのが

- 行なわなければならず一製造工程が複雑になるという間----

[0007]

(1)

特開平9-820S

面、第2面、第3面、第4面の4面を有しており、かつ 第1面はリードフレーム素材と同じ厚さの他の部分の一 方の面と同一平面上にあって第2面に向き合っており、 第3面、第4面はインナーリードの内側に向かって凹ん だ形状に形成されていることを特徴とするものである。 また、本発明の樹脂封止型半導体装置は、2段エッチン グ加工によりインナーリードの厚さがリードフレーム業 村の厚さよりも斉肉に外形加工されたリードフレームを 用いた半導体装置であって、前記リードフレームは、リ ンナーリードに一体的に運結したリードフレーム素材と 同じ厚さの外部回路と接続するための住状の発子住とを [薄し、旦つ、端子性はインナーリードの外部劇において インナーリードに対して厚み方向に道交して設けられて おり、端子症の元素の一部を対止用微脂部から奪出させ て端子部とし、端子柱の外部側の側面を封止用樹脂邸か ら耳出させており、インナーリードは、断面形状が略方 形で第1面、第2面、第3面、第4面の4面を有してお り、かつ第1面はリードフレーム素材と同じ厚cw梲w。 ており、第3面、第4面はインナーリードの内側に向か って凹んだ形状に形成されていることを特徴とするもの である。そして、上記において、半導体素子は、インナ ド) はワイヤにてインナーリードと電気的に結構されて いることを特徴とするものである。また、減リードフレ 一ムはダイバッドを有し、半導体系子はダイバッド上に 存載、固定されていることを特徴とするものであり、核 リードフレームはダイパッドを降たないもので、半導体 おいて、リードフレームはダイパッドを特たないもの で... 半導体素子はインナーリードとともに補強固定用デ ーブにより固定されていることを特徴とするものであ る。また、上記において、半導体素子は、半導体素子の。 笔極部(バッド)側の面をインナーリードの第2面に結 緑性接着材により固定されており、該半導体兼予の電極 部 (バッド) "はワイヤによりインナーリードの景。塩ご **竜気的に結構されていることを特徴とするものである。** ナーリードの第2面に固定され、電気的にインナーリー ッとと接続していることを禁めとするものである。**\***間に上げ 紀において、媒子柱の先端面に半田等からなる媒子邸を 设け、 選手部を封止用樹脂部から奪出させる場合、半田 等からなる場子郎は封止用樹脂部から突出したものが一 般的であるが、必ずしも突出する必要はない。また、 竣 子に邸の外部側の側面を封止用樹脂部から写出させて、 その夫は用いる場合もあるが、対止用樹脂部から糞出さ れて部分を接着材料を介して保護枠で覆っても良い。 [8000]

【作用】本兒明の樹霜封止型半苺体装置は、上記のよう に構成することにより、リードフレームを用いた樹脂封 止型半導体装置において、多端子化に対応でき、且つ、 従来の図13(b)に示す単層リードフレームを用いた 場合のように、アウターリードのフォーミング工程を必 **氨としないため、これらの工程に起因して発生していた** アウターリードのスキューの問題やアウターリードの平 坦性(コープラナリティー)の問題を全く無くすことが できる半寒な装度の提供を可能とするものである. 詳し ードフレーム素材よりも薄肉のインナーリードと、抜イ 10 くは、2段エッテング加工によりインナーリードの厚さ が素材の厚さよりも薄肉に外形加工された。如ち、イン ナーリードを敬頼に加工された多ピンのリードフレーム を用いることにより、半導体装置の多質子化に対応でき ろものとしている。更に、後述する。図Ⅰ1に示す2段 エッンテングにより作祭された、リードフレームを用い ることにより、インナーリード部の第2面は平坦性を確 保でき、ワイヤポンディング性の良いものとしている。 また第1面も平坦面で、第3面、第4面はインナーリー ド劇に凹状であるためインナーリード部は、安定してお 部分の一方の面と同一平面上にあって第2面に向き合っ 20 り、且つ、ワイヤポンデイングの平坦福を広くとれる。 [0009]

(実施例)本発明の樹脂對止型半導体装置の実施例を図 にそって説明する。先ず、実施例1の樹脂封止型半導体 ーリード部間に収まり、一該半導体業子の電極部(ハッニー・・・ 装置を図1・図2に示し一説明する・・図1・(a)・は実施・ 例1の樹脂封止型半導体装置の新面図であり、図1 (b) は図1 (a) のA1-A2におけるインナーリー-ド部の新面とで、図1 (c)は図1 (a)のB1-B2 における端子住邸の断面図で、図2(a)は実施例Iの 街船封止型半導体装置の斜視図であり、図 2 (b) はそ 素子はインナーリードとともに補後用テープにより固定 10 の正面図を、図2(c)は下面図を示している。図1、 「ざれていることを特徴とするものである。また、上記に 「四2中、100は半導体装置、1700は半導体素子、17 11は草類昂(パッド)、120はワイヤ、130はリ ードフレーム、131はインナーリード、131Aaは 第1面、131Abは第2面、131Acは第3面、1 3 1 A.d は第 4 画。 1 3 3 は選子住部。 1\_3 3 A は選子 昭、1338は例面、1335は光湖面、135はダイ パッド、140は封止用樹脂である。本実施例1の樹脂 対止型半導体装置においては、図1(a)に示すよう に、半導体素子110は、インナーリード間に収まり、 また、上記において、半導体条子は、パンプによりイン 40 且つ、半導体条子は、図1 (a) で半導体条子 110の 貧短部 (パッド) 111を上にして、半導体素子110 の電響感(ボッド)、いたも群の西とは気対関の面にでダ イパッド135上に搭載され、固定されている。そし て、電優部(バッド)111はインナーリード131の 第2回131Abにてワイヤ120により、 考数的に結 禁されている。本英語例1の半導体装置10点と外部回 路との電気的な技術は、導子性133の先端面1335 に殺けられた半球状の半日からなる端子部133Aを介 してブリント芸板等へ搭載されることにより行われる。

50 尚、実施明1の半年体装度において、必らずしも保護枠

180を設ける必要はなく、図1(d)に示すような保 奨於 1.80を設けない構造のままでも良い。

【0010】 実施例1の半導体装置100に使用のリー ドフレーム130は、42%ニッケルー鉄合金を業材と したもので、そして、図9 (a) に示すような形状をし た、エッチングにより外形加工されたリードフレーム1 3 0 A を用いたものであり、端子住邸 1 3 3 部分や他の 部分の厚さより再肉に形成されたインナーリード部13 1 をもつ。ダムバー136は謝霜封止する際のダムとな ろ。尚、図 9 (a)に示すような形状をした、エッチン 10 グにより外形加工されたリードフレーム130Aを、本 実範例においては吊いたが、インナーリード部 1 3 1 と 満テ柱 部133以外は最終的に不要なものであるから、 特にこの形状に限定はされない。インナーリード部13 1の厚さιは40μm、インナーリード※131以外の 厚さし。は0.15mmでリードフレーム業材の板厚の ままである。インナーリード部 [3]以外の板原は0. 1.5mmに限らず更に薄い0. i2.5m~0. 50mm 程度でも良い。また、インナーリードビッチは0.12 mmと挟いビッチで、半導体装置の多端子化に対応でき るものとしている.インナーリード部I31の第2亩I 31Abは平坦伏でワイヤボンディィングし易い形状と なっており、図1(b)に示すように、第3面131A c 一 第 4 面 1 3-1 A d はインナーリード側へ凹んだ形状 をしており、第2面131Ab(ワイヤボンディング 面)を挟くしても強度的に強いものとしている。

【0011】本実施例においては、インナーリード13 I'の長さが足がく、インナーケード I'3 I 部にヨレが発っ 生しずらい為、直接図9(a)に示すような、インナー をエッチング加工にして作製し、これに後述する方法に より半導体素子を搭載して樹脂封止している。インナー リード131が長く、インナーリード(31部にヨレモ 生じ易い場合には、直接図9 (a) に示す形状にエッチ . ング加工することは出来ないため。図 9...(c )...(イ)...に-示すようにインナーリード充端邸を連結部 I3 IB にて 固定した状態にエッチング加工した後、インナーリード 131部を補強テーブ160で固定し(図9(c)

(ロ) ) 次いでプレスにてい半導体装置作製の際には 不要の運結部131Bを除去し、この状態で半導体崇子 を搭載して半導体装備を作型する。(図9(c) (7N) ) -. . .

【0012】次に本実施例1の樹脂封止型半導体装置の 製造方法を図8に基づいて簡単に説明する。先ず、後述 するエッチング加工にて外形加工された. 図9(a)に 示すリードフレーム130Aを、インナーリード131 元端の第2面13**IAbが図8で上になるようにして**用 意した。·(図 8 (a)) - --

次いで半導体素子110の電極第111側の面を図るで 上にして、半導体素子をダイバッド135上に搭載、因 50 ンナーリード先端弧形成類域を含むが、後工程におい。

定した。(図8(6))

半導体素子110をダイパッド135に固定した後、生 選体条子1.10の電镀部 $1.\Gamma1$ とインナーリード部 $1.3^{-}$ 1 先端の第2面とをワイヤ120にてポンディング技術 した. (図8(c))

次いで、通常の封止用樹稲140で出稿封止を行った 後、不要なリードフレー4130の附細140面から突 出している部分をプレスにて切断し、減予症133を形 成するとともに幾子住133の側面1338を形成し た。(図8(d))

図9に示すリードフレーム130Aのダムバー136. フレーム部117等を除去した。 この後、リードフレー ムの選子性の外側の面に半球状の半田からなる名子部( 33 Aを作製して半導体装置を作製した。 (図8 (e))

次いで、保護枠180を接着材190を介して減予性の 側面を覆うように、外周全体に設けた。(図 8 (()) 尚、保護許180は、半導体装置の漸復の為と、漢子臣 の側面が奪出することにより封止用歯指と強予性の破間 から水分が入り半導体装置にクラックが入り破損してし まうことがないようにする為に致けたものであるが、必 ずしも必要としない。また、樹脂による封止は所定の型 を用いて行うが、半導体業テ110のサイズで、且つ、 ソードフレームの端子性の外側の面が若干 散履から外部 へ突出した状態で封止した。

【0013】本発明の半導体装置に用いられるリードブ

レームの設定方法を以下、図にそって説明する、図11 は、本実施所「の問題打正型半導体集度に用いられたり ードフレームの製造方法を説明するための、インナーリ リード先端がそれぞれ分解された形状のリードフレーム 10 ード先端部を含む姿部におけるき工程新面図であり、こ こで作製されるリードフレームを示す平面図である図9 (a) のDI-D2部の断面部における製造工程図であ る。四11中、1110はリードフレーム業材、112 0 A、1120日はレジストパターン、1130は第一 -の第口部.---14-0-は第二の解口部.---1-5-0-は第一の 四部、1160は第二の四部、1170は平垣状面、1 180はエッデング抵抗層を示す。先ず、42%ニッケ ルー鉄合金からなり、厚みが0.15mmのリードフレ 一ム素材して10の両面に、重ケロム酸ガリウムを感光 剤とした木厚性カゼインレジストを塗布した後、所定の バターン版を用いて、所定形状の第一の開口部 1:13 0、第二の第四番主に40でもついがストパス・ンドロ 20A. 1120Bを形成した。 (図11(a)) 第一の隣口部1130は、後のエッテング加工において リードフレーム素材1110をこの隣口部からベタ状に リードフレーム素材よりも薄皮上端並するためのもの で、レジストの第二の関ロ記1140は、インナーリー ド元箱部の形状を形成するためのものである。一第一の網---口部1130は、少なくともリードフレーム1110の

· 1、11000 111

て、テービングの工程や、リードフレームを固定するク ランプ工程で、ベタ状に腐絶され部分的に薄くなった部 分との段差が邪魔になる場合があるので、エッチングを 行うエリアはインナーリード充端の微細加工部分だけに せず大きめにとる必要がある、次いで、版温 S 7°C、 比重48ポーメの頃化第二鉄熔液を用いて、スプレー圧 2.  $5 \text{ kg/cm}^{\prime}$  にて、レジストパターンが形成され たリードフレーム素材1110の両面をエッチングし、 ベタ状(平坦状)に緊囲された第一の凹部1150の深 でエッテングを止めた。(図11(b))

上記第1回目のエッテングにおいては、リードフレーム 業材1110の両面から同時にエッテングを行ったが、 必ずしも商面から同時にエッチングする必要はない。本 実施剤のように、第1回目のエッチングにおいてリード フレーム 森材 1110の画面から同時にエッチングする 星由は、 両面からエッチングすることにより、 後述する 第2回言のエッチング時間を短縮するためで、レジスト バター ン920B倒からのみの片面エッチングの場合と タル時間が短期される。次いで、第一の開口部1130 例の寫迚された第一の凹部i500にエッチング抵抗層 1180としての耐エッテング性のあるホットメルト型 ...ワックス (ザ.: インクテエック社員の登りックス、型器..... MR-WB6)を、ダイコータを用いて、独市し、ベタ 状(平垣状)に蘇維された第一の凹部1150に埋め込 んだ.レジストバターン1120A上も茲エッテング框 --- 抗層 1 1 8 0 に亜布された状態とした。 (図 1 1)

0 を含む一部にのみ生布することは異し為に、図し1 (c) に示すように、第一の凹部!! 5 0 とともに、第 一の顔口部1130側全面にエッテング後院后1180 を塗布した。本実施例で使用したエッテング経流量 1.1 80は、アルカリ容解型のワックスであるが、基本的に エッチング役に耐性があり、エッチング時にある程度の - 条鉄性のあるものが、好ましぐ、特に、上記ワックスに 一、魔定されず、TU.V.硬化型のものでも良い。このようにエ を形成するためのパターンが形成された面側の腐熟され 。)、在第一の個部でするのに學成品をことにより、後工時で、。 のエッテング時に第一の凹部1150が腐蝕されて大き くならないようにしているとともに、高精細なエッチン グ加工に対しての被議的な強度補強をしており、スプレ 一圧を高く (2.5 kg/cm²以上) とすることがで き、これによりエッチングが深さ方向に進行し易すくな る。この後、第2回目のエッチングを行い、ベス状(平 坦伏)に突然された第二の凹部 [ 160 形成面側からり

インナーリード先端部13IAを形成した。(図11 (d)).

10

第1回目のエッチング加工にて作製された、リードフレ ーム面に平行なエッチング形成面は平坦であるが、 この 面を決む2面はインナーリード側にへこんだ凹状であ る。次いで、洗净、エッテング抵抗原980の除去、レ ジスト旗(レジストパタ =:ン1 1.2 0 AL1120B) の除去を行い、インナーリード先端部131Aが凝細加 工された図9(a)に示すりードフレーム130Aを待 されがリードフレーム部材の約2/3程度に違した時点 10 た。エッチング抵抗層1 i 8 0 とレジスト棋(レジスト パターン1120A、11280)の除去は水吸化ナト リウム水溶液により溶解除去した。

【0014】上記、図11に示すり一ドフレームの製造 方法は、本実施例に用いられる、インナーリード先端部 を薄肉に形成したリードフレームをエッテング加工によ り製造する方法で、特に、図しに示す。インナーリード 先端の第1面131Aaを育肉部以外の他の部分と同一 面に、第2面131Abと対向させて形成し、且つ、第 3面131Ac.第4面131Adをインナーリードの 比べ、 第1回目エッテングと第2回目エッテングのトー 20 内側に向かって凹んだ形状にするエッチング加工方法で ある。後述する実施例3の半導体装取のようにパンプを 用いて半球体素子をインナーリードの第2面131Ab に搭載し、インナーリードと意気的に接続する場合に --は... 第.2 面 1-3-1-A b をインナーリード 側に凹んだ形状 に形成した方がパンプ技統の森の許容氏が大きくなる 為、図12に示すエッチング加工方法が採られる。図 I 2に示すエッテング加工方法は、第1回目のエッチング 工程までは、図11に示す方法と同じであるが、エッテー ング抵抗層1180を第二の凹部1160側に埋め込ん エッチング抵抗着1180を、レジストパターン112 30 だ後、第一の凹部1150倒から第2回目のエッチング 「を行い、冥通させる点で異なっている」。但し、第1回目 のエッチングにて、第二開口部1140からのエッテン グを充分に行っておく、図12に示すエッチング加工方 **庶によって得られたリードフレームのインナーリード先** 選の新面形状は、図6(6)に示すように、第2面33... 1Abがインナーリード側にへこんだ凹伏になる。

(0015)尚、上記図11、図12に示すエッテング 加工方法のように、エッチングを2段階にわけて行うエ ッテング加工方法を、一般には2段エッテング加工方法 ッチング抵抗層1180をインナーリード先短部の形状 40 といっており、微細加工に有利な加工方法である。本発 明に用いた図9(a)に示す。リードフレーム130A の型流においては、2.象エッチシグ加工方法のシバター、ニシー ン形状を工夫することにより部分的にリードフレーム素 材を薄くしながら外形加工をする方法とが伴行して誤ら れており、リードフレーム素材を薄くした部分において は、特に、改細な加工ができるようにしている。図1 1. 図12に示す、上記の方法においては、インナーリ 一ド先級部131Aの改越化加工は、第二の四部116 0の形状と、最終的に得られるインナーリード先端部の ードフレーム業材!110をエッチングし、真通させ、 SO 原さてに左右されるもので、例えば、板原でを50μm.

まで큵くすると、ØZII(e)に示す、平坦幅Wilをil **Ο Ο μ m として、インナーリード先端部ピッチ p が 0** . 15mmまで微細加工可能となる。 板厚しを30μm健 皮まで輝くし、平坦橋W1を70μm促度とすると、イ ンナーリード先端部ピッチpが0.12mm程度まで改 細加工ができるが、被厚(、平坦幅WIのとり方次第で はインナーリード先端部ピッチpは更に挟いピッチまで 作製が可能となる。ちなみに、インナーリード先韓邸ビ ッテρを0.08mm. 板厚25μmで平坦福40μm 程度が確保できる。 

(0016) このようにエッチング加工にてリードフレ 一ムを作製する線、インナーリードの長さが短かい場合 等。 製造工程でインナーリードのヨレが発生しにくい場 合には、直接図9(a)に示す形状のリードフレームエ ッテング加工にで得るが、インナーリードの長さが長 く、インナーリードにヨレが発生し易い場合には、図 9 (c) (イ)に示ように、インナーリード先端部から速 精部 1/3 1/8 を設け、「インデニリード元業部属」できた。 た形状にして形成したものを得て、半導体装置作製には 不必要な連結部 I 3 I B をプレス等により切断除去して 図9(a)に示す形状を得る。尚、前述のように、図9 (c) (イ) に示すものを切断し、図9 (a) に示す形 状にする際には、図9 (c) (ロ) に示すように、道 常・締然のため補強テーブ 1·6·0─(ボリイ・ミ・ドテーブ) を使用する。図9(c)(ロ)の状態で、プレス等によ り運結部131Bを切断除去するが、半導体素子は、テ 一プをつけた状態のままで、リードフレームに搭載さ - れ、そのまま樹脂脂封止される。尚、FFFFFF72は-切断部分を示すものである。

【0017】本実施例1の半導体装置に用いられたりー ドフレームのインナーリード部131の新面形状は、図 1 3 (イ) (a) に示すようになっており、エッチング 平塩面131Ab側の幅WIはほぼ平坦で反対側の面の 幅W2より若干大きくくなっており、W1、W2(約1 0 0 μm)...ともこの部分の故障さ方向中部の堪Wよりも 大きくなっている。このようにインリーリード先端部の 阿薗は広ぐなった新面形状であるため、どうじこごし… いても半導体素子(図示せず)とインナーリード先端部 こ131Aとワイヤ120Aに120Bによる荷額でポン デイング)がし易いものとなっているが、本実箔例の場(40 合はエッテング面側(図13(ロ) (a)) をポンディ - アグロミしている。 a 本による LA b はエッデンプ的エデア・ による平坦面、131Aaはリードフレーム無材面、1 21A、1218はめっき部である。エッテング平型状 面がアラビの無い面であるため、図13(ロ)の(a) の場合は、特に結束(ポンデイング)適性が優れる。図 13 (八) は図14に示す加工方法にて作製されたり一 ドフレームのインナーリード先編部13318と半導体 素子(図示せず)との結構(ポンディング)を示すもの

の両面は平坦ではあるが、この部分の反応方向の軽に比 べ大きくとれない。また両面ともリードフレーム 無材面 である為、結果(ポンデイング) 適性は本実施別のエッ チング平坦面より劣る。図13(二)はプレス(コイニ ング)によりインナーリード先端部を厚肉化した後にエ ッチング加工によりインナーリード先続部1331C. 1331Dを加工したものの、半導体業子(図示せず) この詩禄(ポンデイング)を示したものであるが、この 場合はブレス面倒が図に示すように平坦になっていない 10 ため、どちらの面を用いて結算(ポンディング)して も、図 [ 1 (二) の (a) . (b) に示すように結構 (ポンデイング) の際に安定性が悪く品質的にも問題と なる場合が多い。尚、1331Abはコイニング面であ

【0018】次に実施例1の謝記封止型半導体装置の変 形例を挙げる。図3 (a) ~図3 (e) は、それぞれ、 は実施例1の樹脂封止型半導体装置の変形例の新面図で ある. 図3 (a) に示す交形例の半導体装置は、実施例 1の半導体装置とは、ダイバッド135の位置が異なる もので、ダイバッド部135か外部に霧出している。ダ イパッド部135が外部に森出していることにより、実 施列1に比べ、熱の発散性が優れている。 図3(b)に 示す変形列の半導体装置も、ダイバッド 鉱 I 3 5 が外部 に貫出させているものであり、実施門下に比べ、然の発 敖炷が優れている。実施例1ヤ図3(a) に示す変形例 とは、半導体素子110の向きが異なり、ワイヤポンデ イング面をリードフレームの第1面に設けている。 図3 (c) 図3 (d) 、図3 (e) に示す変形例は、それ ぞれ実施例 I、図 3 (a)に示す変形例、図 3 (b)に 示す変形例において、半球状の半田からなる端子部を投 けず、桌子柱の面を直接端子部として用いているもので あり、製造工程を簡略した構造となっている。 【0019】次いで、実施例2の附指封止型半導体装置 を挙げる。図4 (a) は実施例2の歯縮封止型半導体装 ほの新面図であり、- 図 4--(b-)-は図 4--(-a)-の A 3 -- A----4におけるインナーリード部の断面図で、図4(c)は 図4(a)のB3-B4における落子性部の新面図であ う。尚、実施例2の半導体装置の外距は実施例1とほぼ

同じとなる為、図は省略じた、図3中、200世半海体 芸屋、210は半導体素子、211は電燈部(パッ ド)、220はワイヤ、230はリードフレーム、23 1はイプナーリード、231名aは乗1面、237点が一・ は第2面、231Acは第3面、231Adは第4面、 233は扁子住邸、233Aは端子邸、233Bは側 面、233Sは上端面、240は対止用樹脂、270は 補法固定用テーブある。本実施例2の半導体装置におい では、リードフレーム230はダイバッドを特たないも - ので、半導体業子2:10はインナーリード2-3:1ととも に補強因定用テープ270により固定されており、半導 であるが、この場合もインナーリード先端部13318 SO 体票子210は、半導体業子の電極部(パッド)211

CHARLES AND SAME

A Charles of the Control of the Cont

..........

側はワイヤ220により、インナーリード231の第2 面231Abと結構されている。本実短例2の場合も. 実施例 1 場合と同様に、半導体装置 2 0 0 と外部回路と -の電気的な接続は、菓子住233の元婦部に設けられた 半球状の半田からなる端子部233Aを介してブリント 基板等へ搭載されることにより行われる。

िकार १५ मध्येन ज्ञासम्बद्धान् ।

(0020) また、本実施例2の半導体装置は、図10 (a)、10(b)に示す。ダイパッドを持たない、エ ッチングにより外形加工されたリードフレーム230A を用いたもので、その製造方法は実施例1とほぼ同じエ 10 程であるが、異なる点は、実施例1の場合には半導体器 子をインナーリードに固定した状態でウイヤボンディン グを行い、 樹脂封止しているのに対し、本実施例 2 の場 合には、半導体素子210をインナーリード231とと もに海佐固定用デーブ270上に固定した状態で、ワイ ヤポンデイング工程を行い、樹脂封止している点であ る。向、樹眉対止後のプレスによる不妥部分のmmc ユ 子部の形成は:実施例1と同様である。図10(a)に 示すリードフレーム230Aを得るには、図9(a)に る。 卸ち、 図 「の てご)(イナに 示すエッテング加工さ れた後のものを切断し、図10(a)に示す形状にする \_ さ. この際、図10(c)(ロ)に示すように、道常、 高度のため高度テープ 2.6.0 (ポリイミドテープ) を使\_

【0021】 図5 (a) ~図5 (c) は、実施例2の半 英体装置の変形例半導体装置の新面図である。図5 ---(a)-に示す変形解半導体装置は.--半導体素子の向きが 図5 (a) で、電極部を有する面を下側にしている点。 -に致けている点で実施例での半時体装置と異なる--図 5--(o) 図5 (c)に示す変形例半導体装置は、それぞ れ実施例2の半導体装置、図5 (a) に示す変形例の半 「選挙装置において、半球状の半田がらなる端子邸を設け」 ず、選子柱の面を直接選子部として用いているものであ る。保護枠がなく、端子住233の側面233Rを棚前 に蘇出している為、テスタ等での信号のチエックがし易 い構造となっている。

...(0.0.2.2) 次いで、実施例 3の樹脂対止型半導体装置 を挙げる。図 6 (a) は実施的 3 の出版針止型半導体装 40 スタギでの信号のチェックがし易い構造となっている。 医の新面図であり、図6 (b) は図6 (a) のA5-A 6におけるインナーリード部の断面図で、図 6..(c) は 図 6 (a) のB5-B6における端子性部の新面図であ る。尚、実施例3の半導体装置の外類も実施例1とほぼ 同じとなる為、図は省略した、図6中、300は半導体 装置、310は半導体業子、312はバンブ、330は リードフレーム、331はインナーリード、331Aa \_ は悪し面。331A b は第2面。331A c は第3面。 \_\_\_\_\_ う。尚、実施例4の単導体装置の外はも実施例1とほぼ 3 3 1 A d は第4面、3 3 3 は端子柱部、3 3 3 A は増

封止用樹稲、350は満強用テーブである。 本実施例3 の半導体装置においては、半導体素子3 1:0 は、パンプ 311によりインナーリード331の第2面331Ab に固定され、意気的にインナーリード331と接続して いる。リードフレーム330は、図10 (a)、図10 (b) に示す外形のもので、図11に示すエッチング加 工により作製されたものを用いている。図13(イ) (b)に示すように、インナーリード331の両面の幅 WIA、W2A(約100μm)ともこの部分の板厚さ 方向中部の幅WAよりも大きくなっており、且つ、イン ナーリード331の第2面331Abはインナーリード の内側に向かって凹んだ形状で、第1面331Aaが平 坦であることより、インナーリードの微細化に対応でき るとともに、インナーリード331の第2面331Ab において、半導体素子とパンプにで考気的に接続する原 には、図13(ロ)(b)のように接続がし易いものと している。また、本実施例3の場合も、実施例1や実施 例2の場合と同様に、半導体装置300と外部回路との 電気的な接続は、選子性333先端部に設けられた半球 ボすリードフレーム130Aを得た場合と同様にして将 20 状の半田からなる桜子部333Aを介してプリント基板 等へ居敢されることにより行われる。\*\*\*\*\*\*

【0023】 冥鏡例 3 の半導体変量は、実施例 1 の半導 体装置の場合とは異なり、図12に示すエッチングによ が、半導体装置目体の作製方法はほぼ同じ工程である。 異なる点は、実施例1の半導体装置の場合には半導体崇 子をインナーリードに固定した状態でワイヤポンデイン グを行い、出記封止しているのに対し、一本実施例3の半 … 導体装置の場合には、半導体素子310をインナーリー およびワイヤボンディング面をリードフレームの第1箇 10 ド331にパンプを介して固定して電気的に接続した状 - 馬で樹脂対止している点である一尚一樹脂封止後のブレー スによる不要部分の切断、第子部の形成は、実施例1の 半導体装置の場合と同じである。

(002.41 図6 (d) は、実施例3の半導体装置の変 形列半峰体装置の新面図である。図6 (d) に示す変形 例半導体装置は、実施例3の半導体装置において、半球 状の半田からなる端子郎を設けず、端子柱の面を直接端 デ部として用いているものである。 保護枠を無くして端 一子性3-1-3の側面3-3-3 Bを側面に露出している為ニテ。..... 更にこの端子住333の側面333Bを傾斜させると上 部からチェックし易い構造とすることもできる。

[0025]次いで、実施列4の謝紹封止型半導体装置。 を挙げる。図 7 (a) は実施例 4 の制脂封止型半導体装 這の新面図であり、図7 (b) は図7 (a) のA7-A 8におけるインナーリード部の断面図で、☞6 (c) は 図6 (a) の87-B8における端子柱部の断面図であ 同じとなる為、図は省略した。図7中、400は半導体 子郎、333Bは帆面、333Sはは上級面、340は 50 装蔵、410は半導体素子、411はパッド、430は

リードフレーム、431はインナーリード、431Aa は第1面、431Abは第2面、431Acは第3面、 431Adは第4面、433は塔子住部、433Aは溺 子部、4J38は側面、433Sは上鏡面、440は針 止用謝縮、470は絶縁性潰者材である。本実施例の場 合は、半導体禁デ410のパッド311側の面をインナ ーリード331の第2面431Abに絶縁性接着材47 0 を介して固定し、バッド411とインナーリード43 1の寿1面431Aaとをワイヤ420にて電気的に結 森したものである。 使用するリードフレームは実施例3 10 年と同じ、図10 (a)、図10 (b) に示す外頭形状 のものを使用している。また、本実施例4の場合も、実 紀例しや実施例2の場合と同様に、半導体装置400と 外部回路との電気的な接続は、第子接333先複部に数 けられた半球状の半田からなる線子部433Aを介して プリント芸板等へ搭載されることにより行われる。

【0026】図7(d)は、実施例4の半導体装度の変 形例半導体装置の断面図である。図7(d)に示す変形 例半導体装置は、実施例4の半導体装置において、半球 状の半日からなる婦子部を設けず、婦子性の面を直接端 20 120.220 テ部として用いているものである。保護枠を無くして違 子性433の側面433Bを側面に貧出している為、テ スタ等での信号のチエックがし易い構造となっている。 \_(\_0\_0\_2\_7\_]

〔発明の効果〕本発明の凿閣封止型半導体装置は、上記 のように、リードフレームを用いた樹稈封止型半導体装 屋において、多幅子化に対応でき、且つ、従来の図13 ---(b)- に示す・アウターリードを持つリードフレームを用 いた場合のようにダムバーのカット工程や、ダムバーの 曲げ工程を必要としない、即ち、アウターリードのスキ 30 13lAa、23lAa、33lAa、43lAa 第 ニーの問題や一平度性(コープラナリティー)の問題を……――[面 ―――――― 苦無とできる半導体装度の提供を可能としている。ま た、QFPやBGAに比べるとバッケージ内部の配賃長 が短かくなるため、寄生容量が小さくなり伝知返返時間 を短くすることを可能にしている。

(図面の簡単な説明)

【図1】実施例しの樹脂封止型半導体装置の新面図

【図2】実施例1の樹脂封正型半導体装置の斜視図及び 下面図

【図3】 実施例1の街脂封止型半導体装置の変形例の図 【図4】 実施例 2 の樹脂計止型半導体装置の新団図 \_ 【図 5】 実施例 2 の財閥対比型半遅体存録の変形例の図 【図6】 実施例3の樹稲対止型半導体装置の新面図

【図7】 実施例4の樹脂町止型半導体装置の新面図 【図8】 実施例1の樹脂対止型半導体装置の作製工程を

政労するための図

(図9】 本発明の樹脂 対止型半導体装置に用いられるリ ードフレームの図 . 

【図10】 本発明の開宿封止型半導体装置に用いられる

"一""一"一笔字诗话这样点点。
リードフレームの作製方法を設領するための図
「図」()本発明の樹脂計止型出資化とニュー
4 の作業方法を控鎖を1 ましょー
【図】3】インナーリード元韓節でのワイボンディング
の結算状態を示す図
(図14) 従来のリードフレームのエッテング製造工程
を現明するための図
(図15) 謝福封止型半等体装置及び単層リードフレー
ムの図

【図11】本発明の樹脂封止型半部体装置に用いられる

				• ==	_	-	<b>⇔</b> μ		e in A	<b>9</b> 7 5	B) 3			
+	ムの図									~ 0.	16	., –	トフ	レー
	(符号の	<b>37.5</b> 7	4)											
	100.	2 0	0.	3	0	ο.	4	0	o					
	相对止型							Ī	•					. 78∄
	110,	2 1	0.	3	1	ο.	4	1	O					
	<b>卢</b> 体 苯子							-	•					***
	111.	2 1	١.	4	ı	1								_
	極(バッ	۲)												4
	312													· · ·
	ンプ													バ

1.		- 420	 7
		1 2 0 B	9
7 1	•	1210	

130, 230, 330, 430	41
ードフレーム	,
131, 231, 331, 431	
ンナーリード	•

131Ab. 231Ab. 331Ab. 431Ab 第 2 🗃 131Ac. 231Ac. 331Ac. 431Ac ....3 25

131Ad. 231Ad. 331Ad. 431Ad 第 1318

	1318			Œ
	# <del>=</del> \$4			
10	133.2	33.333.4	3 3	灣
	子世		_	
	1 7 7 4	2,3 3 A . , 3 .3 ,a	A 4 3.3 A	- 13
	<del>?</del> जा		•	
	1335.	2338.333	3. 433B	<b>9</b> 4
	ă			
	1335.	2335.333	<b>⊶</b> 4335	۲

.1.40 ... 2.40. 340. 440 止用湖沿

Œ

50 180


リードフレームの図

ij


	(	10)	**	. An m	
17 額幹			۳۹ ۱ ا	開平9-8205	į
190		ードフレーム			
<b>~</b>	决	1331Ab			
2 6 0		イニング面			ت
強用テープ	衦	1410			-
2 7 0		ードフレーム	造材		1)
登固定用テープ	褔	I 4 2 0		<b>.</b> ′	
350		オトレジスト			フ
弦用 テープ	· #1	1430			
47 Ó		ジストバター	ン		v .
	絶	10 1440			
操性接着材 1.1.1.0	. •	ンナーリード			1
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	, IJ	1510			
1 1 2 0 A . 1 1 2 0 B		ードフレーム			ij
ジストバターン	ι	1511			
1130	••	イバッド		*	4
一の所口部	勇	1512			
1 1 4 0		ンナーリード		•	· ·
二の海口部	第	1512A	· <u>-</u> . <u>-</u>		
1 1 5 0		ンナーリード先	<b>**</b> 51	— ··; <b>—</b> ;	₹ <sup>-</sup> '
- の旧 si	茅 20	1513			
1 1 6 0		ウターリード			7
二の凹端	第	1514			
1170		ムバー		5	*
- *_* / ' . '	平平	1_5_t_5			
1 1 8 0		レーム部 (枠部)	)		,
ッテング活気層	工	1 5 2.0			
		<b>学体亲子</b>		¥	: :::
1320B. 1320C1320D		1-5-2 1			
1321B. 1321C. 1321D	• • •	極部 (パッド)			
つき紀	- sp 30	1530	• •	- 7	
1331B. 1331C. 1331D.		-+ <del></del>		/	
ンナーリード先編部	. , 1	1 5.4 0	5 5 5 5 <b>5 5</b>	· · · · · · · · · · · · · · · · · · ·	
1331Aa		止用國擔 :	_		
	•••	*		· ''	
*					


4 \* . . . .


.::




٠. نــ







(Ø13)



# Japanese Patent Laid-Open Publication No. Heisei 9-8205

## [TITLE OF THE INVENTION]

## RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE

5

10

#### [CLAIMS]

1. A resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising:

inner leads having the thickness less than that of the lead frame blank; and

leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular cross-section and having four

15

20

25

surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

2. A resin-encapsulated semiconductor device using
a lead frame which is shaped in accordance with a two-step
etching process to a body wherein a thickness of inner
leads is less than that of the lead frame blank,
comprising:

inner leads having the thickness less than that of the lead frame blank; and

terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, each inner lead possessing a rectangular

cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

3. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein a semiconductor chip is received inward of the inner leads, and electrodes of the semiconductor chip are electrically connected to the inner leads through wires, respectively.

15

5

- 4. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame has a die pad, and the semiconductor chip is mounted onto the die pad.
- 5. The resin-encapsulated semiconductor device as claimed in claim 3, wherein the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener tape.
- 25 6. The resin-encapsulated semiconductor device as

claimed in claims 1 or 2, wherein the semiconductor chip is fastened by means of insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner leads through wires, respectively.

7. The resin-encapsulated semiconductor device as claimed in claims 1 or 2, wherein the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner leads.

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resinencapsulated semiconductor device capable of meeting the
requirement for an increase in the number of terminals and
resolving problems which are caused in association with
position shift and coplanarity of an outer lead.

20

25

5

## [DESCRIPTION OF THE PRIOR ART]

FIG. 15(a) shows the configuration of a generally known resin-encapsulated semiconductor device (a plastic lead frame package). The shown resin-encapsulated semiconductor device includes a die pad 1511 having a

10

15

20

25

semiconductor chip 1520 mounted thereon, outer leads 1513 to be electrically connected to the associated circuits, inner leads 1512 formed integrally with the outer leads 1513, bonding wires 1530 for electrically connecting the tips of the inner leads 1512 to the bonding pad 1521 of the semiconductor chip 1520, and a resin 1540 encapsulating the semiconductor chip 1520 to protect the semiconductor chip 1520 from external stresses and contaminants. This resinencapsulated semiconductor device, after mounting semiconductor chip 1520 on the bonding pad 1521, manufactured by encapsulating the semiconductor chip 1520 with the resin. In this resin-encapsulated semiconductor device, the number of the inner leads 1512 is equal to that of the bonding pads 1521 of the semiconductor chip 1520. And, FIG. 15(b) shows the configuration of a monolayer lead frame used as an assembly member of the resin-encapsulated semiconductor device shown in FIG. 15a. Such a lead frame includes the bonding pad 1511 for mounting semiconductor chip, the inner leads 1512 to be electrically connected to the semiconductor chip, the outer lead 1513 which is integral with the inner leads 1512 and is to be electrically connected to the associated circuits. This also includes dam bars 1514 serving as а dam when encapsulating the semiconductor chip with the resin, and a frame 1515 serving to support the entire lead frame 1510.

10

15

20

25

Such a lead frame is formed from a highly conductive metal such as a cobalt, 42 alloy(a 42% Ni-Fe alloy), copper-based alloy by a pressing working process or an etching process. FIG.  $15(b)(\Box)$  is a cross-sectional view taken along the line F1-F2 of FIG.  $15(b)(\varUpsilon)$ .

Recently, there has been growing demand for miniaturization and reduction in thickness of resinencapsulated semiconductor device employing lead frames like the lead frame (plastic lead frame package) and the increase of the number of terminals of resin-encapsulated semiconductor package as electronic apparatuses are miniaturized progressively and the degree of the integration of semiconductor device increase progressively. Thus, recent resin-encapsulated semiconductor package, particularly quad plate package(QFPs) and thin quad flat packages (TQFPs) have each a greatly increased number of pins.

Lead frames having inner leads arranged at small pitches among lead frames for semiconductor packages are fabricated by a photolithographic etching process, while lead frames having inner leads arranged at comparatively large pitches among lead frames for semiconductor packages are fabricated by press working. However, lead frames having a large number of fine inner leads to be used for forming semiconductor packages having a large number of

10

pins are fabricated by subjecting a blank of a thickness on the order of 0.25 mm to an etching process, not a press working.

The etching process for forming a lead frame having fine inner leads will be described hereinafter with reference to FIG. 14. First, a copper alloy or 42 alloy thin sheet of a thickness on the order of  $0.25\ \mathrm{mm}$  (a lead frame blank 1410) is cleaned perfectly (FIG. 14(a)). a photoresist, such as a water-soluble casein photoresist containing potassium dichromate as a sensitive agent, is spread in photoresist films 1420 over the major surfaces of the thin film as shown in FIG. 14(b).

Then, the photoresist films are exposed, through a mask of a predetermined pattern, to light emitted by a 15 high-pressure mercury lamp, and the thin sheet is immersed in a developer for development to form a patterned photoresist film 1430 as shown in FIG. 14(c). Then, the thin sheet is subjected, when need be, to a hardening process, a washing process and such, and then an etchant 20 containing ferric chloride as a principal component is sprayed against the thin sheet 1010 to etch through portions of the thin sheet 1410 not coated with the patterned photoresist films 1020 so that inner leads of predetermined sizes and shapes are formed as shown in FIG. 14(d).

25

10

15

20

25

Then, the patterned resist films are removed, the patterned thin sheet 1410 is washed to complete a lead frame having the inner leads of desired shapes as shown in FIG. 14(e). Predetermined areas of the lead frame thus formed by the etching process are silver-plated. After being washed and dried, an adhesive polyimide tape is stuck to the inner leads for fixation, predetermined tab bars are bent, when need be, and the die pad depressed. etching process, the etchant etches the thin sheet in both the direction of the thickness and directions perpendicular to the thickness, which limits the miniaturization of inner lead pitches of lead frames. Since the thin sheet is etched from both the major surfaces as shown in FIG. 14 during the etching process, it is said, when the lead frame has a line-and-space shape, that the smallest possible intervals between the lines are in the range of 50 to 100% of the thickness of the thin sheet. From the viewpoint of forming the outer lead having a sufficient strength, generally, the thickness of the thin sheet must be about 0.125 mm or above. Furthermore, the width of the inner leads must be in the range of 70 to 80  $\square$ m for successful wire bonding. When the etching process as illustrated in FIG. 14 is employed in fabricating a lead frame, a thin sheet of a small thickness in the range of 0.125 to 0.15  $\ensuremath{\text{mm}}$ is used and inner leads are formed by etching so that the

10

15

20

25

fine tips thereof are arranged at a pitch of about 0.165 mm.

However, recent miniature resin-encapsulated semiconductor package requires inner leads arranged at pitches in the range of 0.13 to 0.15 mm, far smaller than 0.165 mm. When a lead frame is fabricated by processing a thin sheet of a reduced thickness, the strength of the outer leads of such a lead frame is not large enough to withstand external forces that may be applied thereto in the subsequent processes including an assembling process and a chip mounting process. Accordingly, there is a limit to the reduction of the thickness of the thin sheet to enable the fabrication of a minute lead frame having fine leads arranged at very small pitches by etching.

An etching method previously proposed to overcome such difficulties subjects a thin sheet to an etching process to form a lead frame after reducing the thickness of portions of the thin sheet corresponding to the inner leads of the lead frame by half etching or pressing to form the fine inner leads by etching without reducing the strength of the outer leads. However, problems arise in accuracy in the subsequent processes when the lead frame is formed by etching after reducing the thickness of the portions corresponding to the inner leads by pressing; for example, the smoothness of the surface of the plated areas

10

20

25

is unsatisfactory, the inner leads cannot be formed in a flatness and a dimensional accuracy required to clamp the lead frame accurately for bonding and molding, and a platemaking process must be repeated twice making the lead fabricating process intricate. It is also necessary to repeat a platemaking process twice when the thickness of the portions of the thin sheet corresponding to the inner leads is reduced by half etching before subjecting the thin sheet to an etching process for forming the lead frame, which also makes the lead frame fabricating process intricate. Thus, this previously proposed etching method not yet been applied to practical lead frame fabricating processes.

# 15 [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

On the other hand, because a pitch among inner leads is made narrow as the number of terminals is increased, it is considered important to know whether a problem is caused or not in association with position shift or coplanarity of an outer lead when implementing a chip mounting process. Accordingly, the present invention has been made in an effort to solve the problems occurring in the related art, and an object of the present invention is to provide a resin-encapsulated semiconductor device capable of meeting the requirement for an increase in the number of terminals

M-5599 US 9-8205

5

10

15

20

25

and resolving problems which are caused in association with position shift and coplanarity of an outer lead.

# [MEANS FOR SOLVING THE SUBJECT MATTERS]

According to one aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, the terminal columns having terminal portions arranged on top ends thereof, the terminal portions being made of solders, etc. and exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the encapsulate, each inner lead possessing a rectangular cross-section and having four surfaces including a first

surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, there is provided a resin-encapsulated semiconductor device using a lead frame which is shaped in accordance with a 10 two-step etching process to a body wherein a thickness of inner leads is less than that of the lead frame blank, comprising: inner leads having the thickness less than that of the lead frame blank; and terminal columns integrally 15 connected to the inner leads and having the same thickness with the lead frame blank, the terminal columns possessing a column-shaped configuration which is adapted to be electrically connected to an external circuit, the terminal columns being disposed outside of the inner leads in a 20 manner such that they are coupled to the inner leads in a direction orthogonal to the thickness-wise direction thereof, portions of top ends of the terminal columns being exposed to the outside beyond a resin encapsulate, outer surfaces of the terminal columns also being exposed to the outside beyond the resin encapsulate, each inner lead 25

M-5599 US 9-8205

5

possessing a rectangular cross-section and having four surfaces including a first surface, a second surface, a third surface and a fourth surface, the first surface being flushed with one surface of a remaining portion of the inner lead having the same thickness with the lead frame blank while being opposed to the second surface, and each of the third and fourth surfaces having a concave shape depressed toward the inside of the inner lead.

According to another aspect of the present invention, a semiconductor chip is received inward of the inner leads, 10 and electrodes (pads) of the semiconductor chip are electrically connected to the inner leads through wires, respectively. According to another aspect of the present invention, the lead frame has a die pad, semiconductor chip is mounted onto the die pad. 15 According to another aspect of the present invention, the lead frame does not have a die pad, and the semiconductor chip is fastened to the inner leads using a reinforcing fastener According to still another aspect of the present tape. 20 invention, the semiconductor chip is fastened by means of insulating adhesive to the second surfaces of the inner leads on one surface thereof on which the electrodes are located, and the electrodes of the semiconductor chip are electrically connected to the first surfaces of the inner 25 leads through wires, respectively. According to yet still

10

15

25

another aspect of the present invention, the semiconductor chip is fastened to the second surfaces of the inner leads by bumps thereby to be electrically connected to the inner In the above descriptions, in the case that the terminal columns have terminal portions which are arranged on top ends of the terminal columns, with the terminal portions made of solders, etc. and exposed to the outside beyond the resin encapsulate, while it is the norm that the terminal portions comprising the solders, etc. are exposed to the outside beyond the resin encapsulate, it is not necessarily required for the terminal portions to be projected beyond the resin encapsulate. Moreover, while it is possible to use the outside surfaces of the terminal columns while they are not encapsulated by the resin encapsulate and they are exposed to the outside, the outside surfaces of the terminal columns which are not encapsulated by the resin encapsulate, can be covered by a protective frame using adhesive, etc.

## 20 [WORKING FUNCTIONS]

The resin-encapsulated semiconductor device in accordance with the present invention can meet a demand for an increase in the number of terminals. At the same time, in the resin-encapsulated semiconductor device, because the forming process of the outer leads as in the case of using

a mono-layered lead frame shown in FIG. 13(b) is not required, it is possible to provide a semiconductor device in which no problems are caused in association with position shift and colplanarity of the outer leads. particularly, the use of a multi-pinned lead frame shaped in a manner that inner leads have a thickness less than that of the lead frame blank by a two-step etching process, that is, the inner leads are arranged at a fine pitch, can meet a demand for an increase in the pin number of the semiconductor device. Furthermore, by using the lead frame which is fabricated by a two-step etching process as will be described later with reference to FIG. 1, the second surface of each inner lead has coplanarity, and is excellent in wire-bonding property. In addition, since the first surface of the inner lead is also a flat surface and the third and fourth surfaces are depressed toward the inside of the inner lead, the inner leads are stable and coplanarity width upon wire bonding process enlarged.

20

25

5

10

15

#### [EMBODIMENTS]

Embodiments of the resin-encapsulated semiconductor device in accordance with the present invention will now be described with reference to the attached drawings. First, a resin-encapsulated semiconductor device in accordance

10

15

20

25

with a first embodiment of the present invention will be described hereinafter with reference to FIGs. 1 and 2. 1(a) is a cross-sectional view of the encapsulated semiconductor device according to the first embodiment of the present invention. FIG. 1(b) is a crosssectional view of an inner lead taken along the line A1-A2 of FIG. 1(a), and FIG. 1(c) is a cross-sectional view of a terminal column taken along the line B1-B2 of FIG. 1(a). Moreover, FIG. 2(a) is a perspective view of the resinencapsulated semiconductor device according to the first embodiment of the present invention, FIG. 2(b) is a front view of the resin-encapsulated semiconductor device of FIG. 2(a), and FIG. 2(c) is a bottom view of the resinencapsulated semiconductor device of FIG. 2(a). In FIGs. 1 and 2, a drawing reference numeral 100 represents a resinencapsulated semiconductor device, 110 a semiconductor chip, 111 electrodes (pads), 120 wires, 130 a lead frame, 131 inner leads, 131Aa a first surface, 131Ab a second surface, 131Ac a third surface, 131Ad a fourth surface, 133 terminal columns, 133A terminal portions, 133B surfaces, 133S a top surface, 135 a die pad, and 140 a resin encapsulate.

In the resin-encapsulated semiconductor device according to the first embodiment, as shown in FIG. 1(a), the semiconductor chip 110 is placed inward of the inner

10

15

leads 131. As can be readily seen from FIG. 1(a), the semiconductor chip 110 is mounted on the die pad 135 at one surface thereof which is opposed to the other surface thereof where the electrodes (pads) 111 of the semiconductor chip 110 are arranged. Each electrode (pad) 111 is electrically connected to the second surface 131Ab of the inner lead 131 through the wire 120. The electrical connection between the resin-encapsulated semiconductor device 100 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 100 via the terminal portions 133A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 133A located on the top surfaces 133S of the terminal columns 133, respectively. In the resin-encapsulated semiconductor device of the first embodiment of the present invention, it is not necessarily required to provide a protective frame 180, and instead, a structure, as shown in FIG. 1(d), in which no protective frame is used can be adopted.

The lead frame 130 used in the semiconductor device 100 according to the first embodiment is made of a 42% nickel-iron alloy. Therefore, the lead frame 130A which has a contour as shown in FIG. 9(a) and is shaped by an etching process, is used as the lead frame 130. The lead frame 130 has inner leads 131 which are shaped to have a

10

15

20

thickness less than that of the terminal columns 133 or other portions. Dam bars 136 serve as a dam when encapsulating the semiconductor chip 110 with a resin. Moreover, although the lead frame 130A which is processed by etching to have the contour as shown in FIG. 9(a) is used in this embodiment, the lead frame is not limited to such a contour because portions except the inner leads 131 and the terminal columns 133 are not necessary. leads 131 have a thickness of 40  $\square$ m whereas the portions of the lead frame 130 other than the inner leads 131 have a thickness of 0.15 mm which corresponds to the thickness of the lead frame blank. The other portions of the lead frame 130 except the inner leads 131 may not have the thickness of 0.15 mm, but have a thickness of 0.125 mm-0.50 mm which is thinner. The tips of the inner leads 131 have a small pitch of 0.12 mm so as to achieve an increase in the number of terminals for semiconductor devices. The second face 131Ab of the inner lead 131 has a substantially flat profile so as to allow an easy wire boding thereon. Also, as shown in FIG. 1(b), because the third and fourth faces 131Ac and 131Ad have a concave shape which is depressed toward the inside of the associated inner lead, a high strength can be obtained even though the second face (wire bonding surface) 131Ab is narrowed.

In the present embodiment, since twisting does not

10

15

occur in the inner leads 131 irrespective of whether the inner leads 131 is long or not. The inner leads having the contour, as shown in FIG. 9(a), in which the tips of the inner leads 131 are separated one from another, prepared by the etching process, and the inner leads are resin-encapsulated after mounting the semiconductor chip thereon as will be described later. However, where the inner leads 131 are long in their length and have a tendency for the generation of twisting therein, it is impossible to fabricate the lead frame by etching to have the contour as shown in FIG. 9(a). Therefore, after etching the lead frame in a state where the tips of the inner leads are fixed to the connecting portion 131B as shown in FIG. 9(c)(1), the inner leads 131 are fixed with the reinforcing tape 160 as shown in FIG. 9(c)( $\square$ ). the connecting portions 131B which are not necessary in the fabrication of the resin-encapsulated semiconductor device are removed by a press as shown in FIG. 9(c)(1), and a semiconductor device is then mounted on the lead frame.

Hereinafter, a method for the fabrication of the resin-encapsulated semiconductor device will now be described with reference to FIG. 8. First, the lead frame 130A, as shown in FIG. 9(a), which is shaped by the etching process as will be described later, is prepared such that the second surfaces 131Ab of the inner leads 131 are

10

15

20

25

directed upward (FIG. 8(a)).

Then, the semiconductor chip 110 is mounted onto the die pad 135 such that the surfaces of the semiconductor chip 110 on which the electrodes 111 are arranged, are directed upward (FIG. 8(b)).

Next, after the semiconductor chip 110 is fastened onto the die pad 135, the electrodes 111 of the semiconductor chip 110 and the second surfaces 131Ab of the inner leads 131 are bonded with each other using wires 120 (FIG. 8(c)).

Subsequently, encapsulation is carried out with the conventional resin encapsulate 140. Thereafter, unnecessary portions of the lead frame 130 which are protruded from the resin encapsulate 140 are cut by a press to form terminal columns 133 and also the side surfaces 133B of the terminal columns 133 (FIG. 8(d)).

Then, the dam bars 136, the frame portions 137, etc. of the lead frame 130A as shown in FIG. 9 are removed. Next, the terminal portions 133A each made of the semi-spherical solder are arranged on the outer surface of each terminal column 133 to fabricate a resin-encapsulated semiconductor device (FIG. 8(e)).

Thereafter, the protective frame 180 is arranged by means of adhesive around an entire outer surface of the resultant structure in such a manner that the side surfaces

10

15

20

25

of the terminal columns 133 are covered thereby (FIG. 8(f)). At this time, the protective frame 180 functions to reinforce the semiconductor device. In other words, the protective frame 180 serves to prevent moisture from leaking into a gap between the resin encapsulate and the terminal columns due to the fact that the side surfaces of the terminal columns are exposed to the outside, whereby a crack is not formed in the semiconductor device and the breakage of the semiconductor device is avoided. persons skilled in the art will readily appreciate that it is not necessarily required to provide the protective frame 180. Also, when such an encapsulating process by the resin is carried out using a desired mold, the encapsulating process is implemented in a state wherein the outer side surfaces of the terminal columns of the lead frame are somewhat protruded out of the resin encapsulate.

A method for etching the lead frame of the first embodiment will now be described in conjunction with the attached drawings. FIG. 11 is of cross-sectional views respectively illustrating sequential steps of the etching process for the lead frame of the first embodiment. In particular, the cross-sectional views of FIG. 1 correspond to a cross section taken along the line D1-D2 of FIG. 9(a). In FIG. 11, the reference numeral 1110 denotes a lead frame blank, 1120A and 1120B resist patterns, 1130 first opening,

M-5599 US 9-8205

5

10

15

20

25

1140 second openings, 1150 first concave portions, 1160 second concave portions, 1170 flat surfaces, and 1180 an etch-resistant layer. First, a water-soluble casein resist using potassium dichromate as a sensitive agent is coated over both surfaces of the lead frame blank 1110 made of a 42% nickel-iron alloy and having a thickness of about 0.15 mm. Using desired pattern plates, the resist films are patterned to form resist patterns 1120A and 1120B having first opening 1130 and second openings 1140, respectively (FIG. 11(a)).

The first opening 1130 is adapted to etch the lead frame blank 1110 to have a flat etched bottom surface to a thickness smaller than that of the lead frame blank 1110 in a subsequent process. The second openings 1140 are adapted to form desired shapes of tips of inner leads. Although the first opening 1130 includes at least an area forming the tips of the inner leads 1110, a topology generated by partially thinned portion by etching in a subsequent process can cause hindrance in a taping process or a clamping process for fixing the lead frame. Thus, an area to be etched needs to be large without being limited to fine portions of the tips of the inner leads. Thereafter, both surfaces of the lead frame blank 1110 formed with the resist patterns are etched using a 48 Be' ferric chloride 

10

15

20

25

2.5 kg/cm<sup>2</sup>. The etching process is terminated at the point of time when first recesses 1150 etched to have a flat etched bottom surface have a depth h corresponding to 2/3 of the thickness of the lead frame blank (FIG. 11(b)).

Although both surfaces of the lead frame blank 1110 are simultaneously etched in the primary etching process, it is not necessary to simultaneously etch both surfaces of the lead frame blank 1110. The reason why both surfaces of the lead frame blank 1110 are simultaneously etched, as in this embodiment, is to reduce the etching time taken in a secondary etching process as will be described later. total time taken for the primary and secondary etching processes is less than that taken in the case of etching of only one surface of the lead frame blank on which the resist pattern 1120B is formed. Subsequently, the surface provided with the first recesses 1150 respectively etched at the first opening 1130 is entirely coated with an etch-resistant hot-melt wax (acidic wax type MR-WB6, The Inctec Inc.) by a die coater to form an etch-resistant layer 1180 so as to fill up the first recesses 1150 and to cover the resist pattern 1120A (FIG. 11(c)).

It is not necessary to coat the etch-resistant layer 1180 over the entire portion of the surface provided with the resist pattern 1120A. However, it is preferred that the etch-resistant layer 1180 be coated over the entire

10

15

20

25

portion of the surface formed with the first recesses 1150 and first opening 1130, as shown in FIG. 11(c), because it is difficult to coat the etch-resistant layer 1180 only on the surface portion including the first recesses 1150. Although the etch-resistant layer 1180 wax employed in this embodiment is an alkali-soluble wax, any suitable wax resistant to the etching action of the etchant solution and remaining somewhat soft during etching may be used. for forming the etch-resistant layer 1180 is not limited to the above-mentioned wax, but may be a wax of a UV-setting Since each first recess 1150 etched by the primary etching process at the surface formed with the pattern adapted to form a desired shape of the inner lead tip is filled up with the etch-resistant layer 1180, it is not further etched in the following secondary etching process. The etch-resistant layer 1180 also enhances the mechanical strength of the lead frame blank for the second etching process, thereby enabling the second etching process to be conducted while keeping a high accuracy. possible to enable a second etchant solution to be sprayed at an increased spraying pressure, for example,  $2.5~{\rm kg/cm^2}$ or above, in the secondary etching process. The increased spraying pressure promotes the progress of etching in the direction of the thickness of the lead frame blank in the secondary etching process. Then, the lead frame blank is

M-5599 US 9-8205

5

10

15

20

25

subjected to a secondary etching process. In this secondary etching process, the lead frame blank 1110 is etched at its surface formed with first recesses 1150 having a flat etched bottom surface, to completely perforate the second recesses 1160, thereby forming the tips of inner leads 131A (FIG. 11(d)).

The bottom surface 1170 of each recess formed by the primary etching process is flat. However, both side surfaces of each recess positioned at opposite sides of the bottom surface 1170 have a concave shape depressed toward the inside of the inner lead. Then, the lead frame blank is cleaned. After completion of the cleaning process, the etch-resistant layer 1180, and resist films (resist patterns 1120A and 1120B) are sequentially removed. a lead frame 130A having a structure of FIG. 9(a) is obtained in which tips of the inner leads 131A are arranged at a fine pitch. The removal of the etch-resistant layer 1180 and resist films (resist patterns 1120A and 1120B) is achieved using a sodium hydroxide solution serving to dissolve them.

The processes for manufacturing the lead frame as shown in FIG. 11, is to form by means of etching the lead frame having the tips of the inner leads used in this embodiment of the present invention, which have a thickness less than that of the lead frame. Especially, the first

10

15

20

25

surfaces 131Aa of the tips of the inner leads as shown in FIG. 1, are flushed with one surfaces of remaining portions of the inner leads having the same thickness with the lead frame while being opposed to the second surfaces 131Ab, and the third and fourth surfaces are formed to have a concave shape which is depressed toward the inside of the inner leads. Where a semiconductor chip is mounted on the second surfaces 131Ab of the inner leads by means of bumps for an electrical connection therebetween, as in a semiconductor device according to a third embodiment as will be described hereinafter, an increased tolerance for the connection by bumps is obtained when the second surface 131Ab has a concave shape depressed toward the inside of the inner To this end, an etching method shown in FIG. 12 is adopted in this case. The etching method shown in FIG. 12 is the same as that of FIG. 11 in association with its primary etching process. After completion of the primary etching process, the etching method is conducted in a manner different from that of the etching method of FIG. 11 in that the second etching process is conduced at the side of the first recesses 1150 after filling up the second recesses 1160 by the etch-resist layer 1180, thereby completely perforating the second recesses 1160. time, by implementing the primary etching process, etching at the side of the second openings 1140 is performed in a

M-5599 US 9-8205

5

10

15

20

25

sufficient manner. The cross section of each inner lead, including its tip, formed in accordance with the etching method of FIG. 12, has a concave shape depressed toward the inside of the inner lead at the second surface 131Ab, as shown in FIG. 6(b).

The etching method in which the etching process is conducted at two separate steps, respectively, as in that of FIGs. 11 and 12, is generally called a "two-step etching This etching method is advantageous in that a method". desired fineness can be obtained. The etching method used to fabricate the lead frame 130A of the first embodiment shown in FIG. 9 involves the two-step etching method and the method for forming a desired shape of each lead frame portion while reducing the thickness of each pattern In particular, the etching method makes it formed. possible to achieve a desired fineness. In accordance with the method illustrated in FIGs. 11 and 12, the fineness of the tip of each inner lead 131A formed by this method is dependent on the shape of the second recesses 1160 and the thickness t of the inner lead tip which is finally For example, where the blank has a thickness t obtained. reduced to 50  $\square$ m, the inner leads can have a fineness corresponding to a lead width W1 of 100  $\square$ m and a tip pitch p of 0.15 mm, as shown in FIG. 11(e). In the case of using a small blank thickness t of about 30  $\square$ m and a lead

width W1 of 70  $\square$ m, it is possible to form inner leads having a fineness corresponding to an inner lead pitch p of 0.12 mm. Of course, it may be possible to form inner leads having a further reduced tip pitch by adjusting the blank thickness t and the lead width W1. That is to say, an inner lead tip pitch p up to 0.08 mm, a blank thickness up to 25  $\square$ m, and a lead width W1 up to 40  $\square$ m can be obtained.

In the case where twisting of the inner leads does not occur in the fabricating process, as in the case where the 10 inner leads are short in their length, a lead frame illustrated in FIG. 9(a) can be directly obtained. However, where the inner leads are long in length as compared to those of the first embodiment, the inner leads 15 have tendency for the generation of twisting. Thus, in this case, the lead frame is obtained by etching in a state where the tips of the inner leads are bound to each other by a connecting member 131B as shown in FIG. 9(c)(1). Then, the connecting member 131B which is not necessary for the fabrication of a semiconductor package is cut off by 20 means of a press to obtain a lead frame shaped as shown in FIG. 9(a).

Moreover, as described above, where unnecessary portions in a structure shown in FIG. 9(c)(1) are cut to obtain the lead frame having the contour shown in FIG.

9(a), a reinforcing tape 160 (a polyimide tape) is generally used, as shown in FIG. 9(c)(//). While the connecting member 131B is cut off by means of a press to obtain the contour shown in FIG.  $9(c)(\square)$ , a semiconductor device is mounted on the lead frame still having the reinforcing tape attached thereon. Also, the mounted semiconductor device is encapsulated with a resin in a condition where the lead frame still has the tape. The line E11-E12 illustrates a cut portion.

10 The tip of the inner lead 131 of the lead frame used in the semiconductor device of this first embodiment has a cross-sectional shape as shown in FIG. 13(1)(a). The tip 131A has an etched flat surface (second surface) 131Ab which is substantially flat and therefore has a width Wl slightly greater than the width W2 of an opposite surface. 15 The widths W1 and W2 (about 1000  $\square$ m) are more than the width  $\ensuremath{\mathtt{W}}$  at the central portion of the tips when viewed in the direction of the inner lead thickness. Thus, the tip of the inner lead has a cross-sectional shape having 20 opposite wide surfaces. To this end, although either of the opposite surfaces of the tip 131A can be easily electrically connected to a semiconductor device (not shown) by a wire 120A or 120B, this embodiment illustrates the use of the etched flat surface for wire-bonding as 25 shown in FIG. 13( $\square$ )(a). In FIG. 13, a reference numeral

10

15

20

25

131Ab depicts an etched flat surface, 131Aa a surface of a lead frame blank, and 121A and 121B, respectively, a plated portion. In the case of FIG.  $13(\square)(a)$ , there particularly excellent in wire-bonding property, because the etched flat surface does not have roughness. FIG. lead frame fabricated according to the process illustrated in FIG. 14 is wire-bonded to a semiconductor device. this case, however, both the opposite surfaces of the tip 1331B of the inner lead are flat, but have a width smaller than that in a direction of the inner lead thickness. addition to this, as both the opposite surfaces of the tip 1331B is formed of surfaces of the lead frame blank, these surfaces have an inferior wire-bonding property as compared that of the etched flat surface of this embodiment. FIG. 13( $\Xi$ ) shows that the inner lead tip 1331C or 1331D, obtained by thinning in its thickness by a means of a press (coining) and then by etching, is wirebonded to a semiconductor device (not shown). case, however, a pressed surface of the inner lead tip is not flat as shown FIG. 13( $\overline{-}$ ). Thus, the wire-bonding on either of the opposite surfaces as shown in FIG. 13( $\frac{-}{-}$ )(a) or FIG. 13(-) (b) often results in an insufficient wirebonding stability and a problematic quality. The drawing reference numeral 1331Ab represents a coining surface.

10

15

20

25

Α modified example of the resin-encapsulated semiconductor device in accordance With the first embodiment of the present invention will described hereinafter. FIGs. 3(a) through 3(e) are cross-sectional views of the modified example of the resin-encapsulated semiconductor device in accordance with the first embodiment of the present invention. The semiconductor device of the modified example as shown in FIG. 3(a), is different from that of the first embodiment in that a position of the die pad 135 is changed, that is, the die pad 135 is exposed to the outside. By the fact that the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Also, in the semiconductor device of the modified example as shown in FIG. 3(b), because the die pad 135 is exposed to the outside, the heat dissipation property is improved as compared to the first embodiment. Unlike the first embodiment or the modified example as shown in FIG. 3(a), in the present modified example as shown in FIG. 3(b), because a direction of the semiconductor device 110 is changed, the first surfaces of the lead frame are established as the wire bonding surfaces. The modified examples as shown in FIGs. 3(c), 3(d) and 3(e), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the first embodiment, the modified

example as shown in FIG. 3(a) and the modified example as shown in FIG. 3(b), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions, whereby an entire manufacturing procedure can be simplified.

Next, a resin-encapsulated semiconductor device in accordance with a second embodiment of the present invention will be described. FIG. 4(a) is a crosssectional view of the resin-encapsulated semiconductor device in accordance with the second embodiment of the 10 present invention, FIG. 4(b) is a cross-sectional view illustrating inner leads, taken along the line A3-A4 of 4(a), and FIG. 4(c)is a cross-sectional view illustrating a terminal column, taken along the line B3-B4 15 of FIG. 4(a). Because an outer appearance of semiconductor device of the second embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 3, the drawing reference numeral 200 represents a semiconductor device, 20 210 a semiconductor chip, 211 electrodes (pads), 220 wires, 230 a lead frame, 231 inner leads, 231Ab a second surface, 231Ac a third surface, 231Ad a fourth surface, 233 terminal columns, 233A terminal portions, 233B side surfaces, 233S surfaces, 240 a resin encapsulate, and 270 top 25 reinforcing fastener tape. In the semiconductor device of

10

15

20

25

this second embodiment, the lead frame 230 does not have a die pad, the semiconductor chip 210 is fastened to the inner leads 231 by the reinforcing fastener tape 270, and the semiconductor chip 210 is electrically connected at its electrodes (pads) 211 to the second surfaces 231Ab of the inner leads 231 by wires 220. Also, in the case of this second embodiment, similarly to the first embodiment, the electrical connection between the resin-encapsulated semiconductor device 200 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 200 via the terminal portions 233A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 233A located on the top surfaces 233S of the terminal columns 233, respectively.

In addition, the semiconductor device of this second embodiment does not have a die pad as shown in FIGs. 10(a) and 10(b). The manufacturing method of the semiconductor device of this embodiment using the lead frame 230A which is shaped by the etching process is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of the second embodiment, the wire

10

15

20

25

bonding process and resin encapsulating process performed in a state wherein the semiconductor chip 210 is fastened together with the inner leads 231 by reinforcing fastener tape 270. Also, the cutting process for the unnecessary portions and the terminal portion forming process after resin encapsulating process implemented in the same way as the first embodiment. The lead frame 230 as shown in FIG. 10(a) is obtained in the same manner by which the lead frame 130A as shown in FIG. 9(a) is obtained. In other words, by cutting the resultant structure obtained after etching the structure as shown in 10(c)(1), the contour as shown in FIG. 10(a) is At this time, the conventional reinforcing obtained. fastener tape 260 (the polyimide tape) as shown in FIG.  $10(c)(\square)$ , which performs a reinforcing function is used.

FIG. 5(a) through 5(c) are cross-sectional views illustrating modified examples of the semiconductor device of the second embodiment. The semiconductor device as shown in FIG. 5(a) is different from the semiconductor device of the second embodiment, in that the surface of the semiconductor chip thereof which has the electrodes is directed downward. The modified examples as shown in FIGs. 5(b) and 5(c), illustrate semiconductor devices which are obtained by modifying the semiconductor devices of the second embodiment and the modified example as shown in FIG.

5(a), wherein the semi-spherical solders are not used, and instead, the top surfaces of the terminal columns are directly used as the terminal portions. In these examples, because a protective frame is not used and the side surfaces 233B of the terminal columns 233 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

Hereinafter, a resin-encapsulated semiconductor device in accordance with a third embodiment of the present invention will be described. 10 FIG. 6(a) is a crosssectional view of the resin-encapsulated semiconductor device of the third embodiment, FIG. 6(b) is a crosssectional view illustrating inner leads, taken along the line A5-A6 of FIG. 6(a), and FIG. 6(c) is a cross-sectional view illustrating a terminal column, taken along the line 15 B5-B6 of FIG. 6(b). Because an outer appearance of the semiconductor device of the this third embodiment substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 6, the drawing 20 reference numeral 300 represents a semiconductor device, 310 a semiconductor chip, 312 bumps, 330 a lead frame, 331 inner leads, 331Aa a first surface, 331Ab a second surface, 331Ac a third surface, 331Ad a fourth surface, 333 terminal columns, 333A terminal portions, 333B side surfaces, 333S top surfaces, 340 a resin encapsulate, and 350

25

15

20

25

reinforcing fastener tape. In the semiconductor device of this third embodiment, the semiconductor chip 310 fastened to the second surfaces 331Ab of the inner leads 331 by the bumps 311 thereby to be electrically connected to the second surfaces 331Ab. The lead frame 330 has a contour as shown in FIGs. 10(a) and 10(b), which is formed by the etching process of FIG. 11. As shown in FIG. 13(1)(b), both widths W1A and W2A (about 100  $\square$ m) at top and bottom ends of the inner leads 331 are larger than a width WA at a center portion in a thickness-wise direction. Due to the fact that the second surfaces 331Ab of the inner leads 331 is depressed toward the inside of the inner leads and the first surfaces 331Aa are flat, a desired fineness can be obtained. Also, when the second surfaces 331Ab of the inner leads 331 are electrically connected to the semiconductor chip via bumps, easy connection can accomplished as shown in FIG. 13( $\square$ )(b). Further, in the case of this third embodiment, as in the case of the first and second embodiments, the electrical connection between the resin-encapsulated semiconductor device 300 of this embodiment and an external circuit is achieved by mounting the resin-encapsulated semiconductor device 300 via the terminal portions 333A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 333A located on the top surfaces of the terminal

10

15

25

columns 333, respectively.

In addition, unlike the semiconductor device of the first embodiment, the semiconductor device of this third embodiment uses a lead frame which is shaped by the etching process as shown in FIG. 12. However, the manufacturing method of the semiconductor device of this embodiment is substantially the same as that of the first embodiment except that, while in the case of the first embodiment, the wire bonding process and resin encapsulating process are performed in a state wherein the semiconductor chip is fastened to the inner leads, in the case of this third embodiment, the wire bonding process resin encapsulating process are performed in a state wherein the semiconductor chip 310 is fastened to the inner leads 331 via the bumps. Also, the cutting process for unnecessary portions and the terminal portion forming process after resin encapsulating process are implemented in the same way as the first embodiment.

FIG. 6(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance 20 with the third embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 6(d), the terminal portions each comprising the semispherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal

portions. Because the protective frame is not used and the side surfaces 333B of the terminal columns 333 are exposed to the outside, a checking operation by a test, etc. can be easily performed.

5 Hereinafter, resin-encapsulated semiconductor a device in accordance with a fourth embodiment of the present invention will be described. FIG. 7(a) is a crosssectional view of the resin-encapsulated semiconductor device of the fourth embodiment, FIG. 7(b) is a crosssectional view illustrating inner leads, taken along the 10 line A7-A8 of FIG. 7(a), and FIG. 7(c) is a cross-sectional view illustrating a terminal column, taken along the line B7-B8 of FIG. 7(b). Because an outer appearance of the semiconductor device of the this fourth embodiment is 15 substantially the same as that of the first embodiment, it is not illustrated in the drawings. In FIG. 7, the drawing reference numeral 400 represents a semiconductor device, 410 a semiconductor chip, 411 pads, 430 a lead frame, 431 inner leads, 431Aa a first surface, 431Ab a second surface, 20 431Ac a third surface, 431Ad a fourth surface, 433 terminal columns, 433A terminal portions, 433B side surfaces, 433S top surfaces, 440 a resin encapsulate, and 470 insulating adhesive. In the semiconductor device of this fourth embodiment, one surface of the semiconductor chip 410 on 25 which the pads 411 are disposed is fastened to the second

10

15

20

25

surfaces 431Ab of the inner leads 431 by the insulating adhesive 470, and the pads 411 and the first surfaces 431Aa of the inner leads 431 are electrically connected with each other by wires 420. The semiconductor device of this fourth embodiment uses the same lead frame which is used in the third embodiment, which has the contour as shown in FIG. 10(a) and 10(b). Also, in the case of this fourth embodiment, as in the case of the first and second embodiments, the electrical connection between the resinencapsulated semiconductor device 400 of this embodiment and an external circuit is achieved by mounting the resinencapsulated semiconductor device 400 via the terminal portions 433A each being made of a semi-spherical solder, on a printed circuit substrate, with the terminal portions 433A located on the top surfaces of the terminal columns 433, respectively.

FIG. 7(d) is a cross-sectional view illustrating a modified example of the semiconductor device in accordance with the fourth embodiment of the present invention. In the modified example of the semiconductor device as shown in FIG. 7(d), the terminal portions each comprising the semi-spherical solder are not provided, and the top surfaces of the terminal columns are directly used as the terminal portions. Because the protective frame is not used and the side surfaces 433B of the terminal columns 433

are exposed to the outside, a checking operation by a test, etc. can be easily performed.

## [EFFECTS OF THE INVENTION]

5 The present invention provides a resin-encapsulated semiconductor device employing the above-mentioned lead frame, which is capable of meeting a demand for the increased terminal number. Furthermore, the resinencapsulated semiconductor device in accordance with this 10 invention does not require a process of cutting or bending the dam bars as in the case of using a lead frame having outer leads as shown in FIG. 13(b). As a result of this, the resin-encapsulated semiconductor device does not have a problem in that the outer leads are bent, or a problem associated with coplanarity. In addition to these 15 advantages, the resin-encapsulated semiconductor device has a shortened interconnection length as compared to the QTP or the BGA, whereby the semiconductor device can be reduced in a parasitic capacity, and shortened in a transfer delay 20 time.

591543 v1